D Flip-Flop¶

Die Information am D-Eingang wird zum Zeitpunkt der positiven Taktflanke verarbeitet und zum Ausgang weitergeleitet.
Vor und nach der Taktflanke hat der D-Eingang keinen Einfluss auf den Ausgang.
Der logische Anfangspegel zu Beginn der Simulation ist wählbar.
Mit der Laufzeitverzögerung schaltet der Ausgang um einen Integrationsschritt verzögert.